PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-101426

(43) Date of publication of application: 05.04.2002

(51)Int.CI.

H04N 11/20 HO4N 5/262 HO4N

(21)Application number: 2000-292314

(71)Applicant : SONY CORP

(22)Date of filing:

26.09.2000


(72)Inventor: NAGASAKI TANIO

(54) IMAGE PROCESSING UNIT AND METHOD, AND RECORDING MEDIUM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an image processing unit that can efficiently utilize a memory and applies a processing with respect to color control to a video signal.

SOLUTION: An HDFF(horizontal defocus filter) for the DME(digital multi- effects) interpolates each of color difference signals U, V of a received video signal with a form of 4:2:2 as shown in Figure 3(A) by using in total 4, two each of preceding and succeeding color difference signals U, V as shown in Figures (B), (C) and outputs the interpolated signals together with a corresponding luminance signal Y as shown in Figure (D). That is, the HDFF converts the video signal with a form 4:2:2 into a video signal with a form of 4:4:4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許山東公開發号 特開2002-101426

(P2002-101426A)

(43)公隣日 平成14年4月5日(2002.4.5)

(51) Int.CL"	識別記号	FI	テーマコード(参考)
HO4N 11/20		HO4N 11/20	5 C 0 2 3
5/262		5/262	5 C 0 5 7
9/74		9/74	Z 5C066

密査請求 未請求 菌求項の数7 OL (全 30 回)

(21)出顧番号	特顧2000-292314(P2000-292314)	(71)出顧人	000002185
	77 - \$10 m 0 M 00 m 100 0 0 0 0 0		ソニー株式会社
(22) 出頭日	平成12年9月26日(2000.9.26)		東京都品川区北品川6丁目7番95号
		(72) 発明者	長▲備▼ 多仁生
			東京都品川区北品川6丁目7番35号 ソニ
			一样式会社内
•	•	(74)代壁人	100082131
			

最終頁に続く

(54) 【発明の名称】 固保処理装置 および方法、並びに配録媒体


(57)【要約】

【課題】 メモリを効率的に利用でき、かつ、色操作に関する処理を能すことを可能とする。

【解決手段】 DMEのHDFFは、図3(A)に示すように

入力される4:2:2の映像信号の色差信号U、Vのそれぞれを、同図(B),(C)に示すように前後2個ずつ合計4個の色差信号U、Vを用いて補間し、同図(D)に示すように、対応する超度信号Yと同時に出力

する。すなわち、HDFFは、4:2:2の映像信号を4:4:4の映像信号に変換する。



(Yo) 103 Y1) 12 12 12 12 12 13 134 Y4 145

www.www.ww

4:2:2 Y/U/Y

【特許請求の範囲】

【訥水項!】 輝度信号および色差信号を少なくとも含 む映像信号を補間する画像処理装置において、

1

画素に対応する前記映像信号を順次入力する入力手段 ᅩ.

前記入力手段が順次入力した前記映像信号から前記色差 信号を分離する分離手段と、

前記分離手段が分離した退続する複数の前記色差信号を 用いて、所定の位置に対応する色差信号を補間する補間 手段と、

前記補間手段が補間した前記色差信号を対応する輝度信 号と同時に出力する出力手段とを含むことを特徴とする 回律处理些置。

【請求項2】 前記映像信号は、輝度信号丫、色差信号 U. および色差信号Vから構成される4:2:2の映像 信号であることを特徴とする請求項1に記載の画像処理 透透。

【請求項3】 前記稿間手段は、前記分離手段が分離し た連続する4個の前記色差信号を用いて、第2番目と第 3番目の前記色差信号の中間の位置に対応する前記色差 29 信号を結婚することを特徴とする請求項』に記載の画像 処理裁置。

【語求項4】 前記入力手段は、水平走査の順序で前記 画素に対応する前記映像信号を入力することを特徴とす る詞求項1に記載の画像処理装置。

【語求項5】 前記入力手段が順次入力した前記映像信 号の高周波成分を除去する除去手段をさらに含むことを 特徴とする請求項1に記載の画像処理装置。

【謂水項6】 解度信号および色差信号を少なくとも含 む映像信号を補間する画像処理装置の画像処理方法にお 3G

画素に対応する前記映像信号を順次入力する入力ステッ フと.

前記入力ステップの処理で順次入力された前記映像信号 から前記色差信号を分離する分離ステップと、

前記分離ステップの処理で分離された連続する複数の前 記色差信号を用いて、所定の位置に対応する色差信号を **縞間する縞間ステップと.**

前記補間ステップの処理で補間された前記色差信号を対 応する輝度信号と同時に出力する出力ステップとを含む 40 4:4:4(Y/U/V)の映像信号を変換することに ことを特徴とする画像処理方法。

【請求項7】 輝度信号および色差信号を少なくとも含 む映像信号を補間する画像処理用のプログラムであっ τ.

| 國素に対応する前記映像信号を順次入力する入力ステッ ブと.

前記入力ステップの処理で順次入力された前記映像信号 から前記色差信号を分配する分離ステップと、

前記分離ステップの処理で分離された連続する複数の前

稿間する稿間ステップと。

前記補間ステップの処理で補間された前記色差信号を対 応する輝度信号と同時に出力する出力ステップとを含む ことを特徴とするコンピュータが読み取り可能なプログ ラムが記録されている記録媒体。

2

【発明の詳細な説明】

[0001]

【発明の屆する技術分野】本発明は、画像処理装置もよ び方法、並びに記録媒体に関し、例えば、画像の形状を 19 任意に変形して表示させる場合に用いて好適な画像処理 装置および方法、並びに記録媒体に関する。

[0002]

【従来の技術】ディジタルストレージ(Digital Strage) の出現は、テレビジョン番組の制作手法の技術的進歩に 大きく貢献している。ディジタルストレージのうちの口 AM(Dinamic Random Access Memory)は、その記録容量が 1本の定重線、1枚のフィールドの画像、1枚のフレー ムの画像、さらには一連の複数の画像を記録できるよう に徐々に増加されてきた。また、その製造コスト、回路 - 規模、消費電力等を考慮した場合においても、経済的に 実用可能なものである。

【0003】DRAAのようなディジタルストレージの適用 例としては、テレビジョン番組の制作時などにおいて画 像を任意の形状に変形したり、移動させる際に用いる、 いわゆるDME(Digital Multi Effects)が挙げられる。

[0004]

【発明が解決しようとする課題】ところで、従来のDME 等においては、ある位置の映像信号をその近傍に位置す る画素の映像信号を用いて補間することが行われるが、 DNE等に入力される映像信号が4:2:2(Y/U/ V)であり、すなわち、輝度信号Yに対応する色差信号 U、Vの役何学的な位置がずれていることから、メモリ を効率的に利用することができない課題があった。

【0005】また、輝度信号Yと色差信号U、Yの空間 周波数が異なっているので、色付きスポットライト効果 や色変化付きトレイル効果等の色操作に関する処理を施 すことができない課題があった。

【①①①8】本発明はこのような状況に鑑みてなされた ものであり、4:2:2 (Y/U/V) の映像信号を、 よって、メモリを効率的に利用でき、かつ、色操作に関 する処理を施すことができるようにすることを目的とす る。

[0007]

【課題を解決するための手段】本発明の画像処理装置 は、 国業に対応する映像信号を順次入力する入力手段 と、入力手段が順次入力した映像信号から色差信号を分 離する分離手段と、分離手段が分離した連続する複数の 色差信号を用いて、所定の位置に対応する色差信号を消 記色差信号を用いて、所定の位置に対応する色差信号を 50 間する補間手段と、補間手段が補間した色差信号を対応

する輝度信号と同時に出力する出力手段とを含むことを 特徴とする。

【0008】前記補間手段には、分離手段が分離した連 続する4個の色差信号を用いて、第2番目と第3番目の 色差信号の中間の位置に対応する色差信号を補間させる ようにすることができる。

【①①09】前記入力手段には、水平走査の順序で画案 に対応する映像信号を入力させるようにすることができ る.

入力した映像信号の高周波成分を除去する除去手段をさ ちに含むことができる。

【①①11】本発明の画像処理方法は、画素に対応する 映像信号を順次入力する入力ステップと、入力ステップ。 の処理で順次入力された映像信号から色差信号を分離す る分離ステップと、分離ステップの処理で分離された連 続する複数の色差信号を用いて、所定の位置に対応する 色差信号を補間する補間ステップと、補間ステップの処 選で補間された色差信号を対応する輝度信号と同時に出 力する出力ステップとを含むことを特徴とする。

【りり】2】本発明の記録媒体のプログラムは、画案に 対応する映像信号を順次入力する入力ステップと、入力 ステップの処理で順次入力された映像信号から色差信号 を分配する分能ステップと、分離ステップの処理で分離 された連続する複数の色差信号を用いて、所定の位置に 対応する色差信号を稿間する稿間ステップと、補間ステー ップの処理で補間された色差信号を対応する輝度信号と 同時に出力する出力ステップとを含むことを特徴とす

記録媒体のプログラムにおいては、画素に対応する映像 信号が順次入力され、順次入力された映像信号から色差 信号が分離され、分離された連続する複数の色差信号が 用いられて所定の位置に対応する色差信号が消間され、 稿間された色差信号が対応する輝度信号と同時に出力さ れる。

[0014]

【発明の実施の形態】本発明を適用した画像合成装置に ついて、図1を参照して説明する。図1は、画像合成装 置の構成例を示すブロック図である。この画像合成装置 40 は、例えば、テレビジョン放送香組の制作時などに用い るものであり、変形、移動等のディジタル画像処理を施 したビデオ入力Aの映像と、ビデオ入力Bの映像とを台 成して出力する。

【①①15】画像合成装置は、ユーザの操作を検知して 対応する操作信号を制御回路2に出力するレバーアーム 1、ドライブ5を制御して磁気ディスク6(フロッピデ ィスクを含む)、光ディスク7(CD-RCM(Compact Disc-Réad Only Memory). DVD(Digntal Versatile Disc)を含 む)、光磁気ディスク8(MD (Mini Disc)を含む)。

または半導体メモリ9に記憶されている制御用プログラ ムを読み出させ、読み出させた制御用プログラム。レバ ーアーム!からの操作信号等に基づいて画像台成装置の 全体を制御する制御回路2.ビデオ入力Aに対してデジ タル画像処理を施して台成回路4に出力するDNE3、お よび、ビデオ入力Bの映像にデジタル画像処理が能され たビデオ入力Aの映像を重量して後段に出力する合成回 路4から模成される。

4

【0016】次に、画像合成装置の動作について説明す 【0010】本発明の画像処理装置は、入力手段が順次 16 る。ビデオ入力Aの映像は、レバーアーム1に対するユ ーザの操作に対応するデジタル画像処理がIME3によっ て施され、台成回路4によってビデオ入力Bの映像に登 量されて出力される。

> 【0017】図2は、DME3の構成例を示している。DME 3に入力されるビデオ入力Aは、4:2:2:4 (Y/ U/V/K)のHDフォーマット(例えば、1080) ×1920)の映像信号(30ビット帽)、すなわち、 10ビット幅の輝度信号Y. それぞれ5ビット幅の色差 信号U、V、および10ビット幅のキー信号Kから機成 20 される映像信号を想定している。なお、ビデオ入力Aと しては、耳D(High Definition)フォーマットの映像信 号の他、SD(Standerd Definition)フォーマットの映 像信号(例えば、480i×720)や、他のフォーマ ットの映像信号を入力することが可能である。

【りり18】なお、図2においては、輝度信号Yを信号 Yと表示し、それぞれ5ピット幅の色差信号U、Vを統 ·台して 1 () ビット幅のC信号と表示し、キー信号KをK 信号と表示している。

【①①19】DME3のホリゾンタルデフォーカスフィル 【①①13】本発明の画像処理放置および方法。並びに 30 タ(以下、HDFF(Horizontal DefocusFilter)と記述す る)11は、水平定査の順序で入力される超度信号Yに 1次元ローパスフィルタ処理を施すHフィルタ12、水 平走査の順序で入力されるキー信号Kに1次元ローバス フィルタ処理を確す日フィルタ13. および、水平走査 の順序で入力される色差信号U、Vをそれぞれ補間した 後(詳細は図3乃至図6を参照して後述する)。1次元 ローパスフィルタ処理を施す日フィルタ14によって機 成される。したがって、HDFFlllの後段のスキャンコン パータ15には、4:4:4:4の映像信号(4)ビッ ト帽) が供給される。

> 【0020】スキャンコンバータ15は、HDFF11から 水平走査の順序で入力される映像信号を保持し、保持し た映像信号を垂直方向に走査して、すなわち、走査方向 を水平方向から垂直方向に変換して、パーティカルデフ ォーカスフィルタ(以下、VDFF(Vertical Defocus Filt er)と記述する) 16に出力する。

【0021】また、スキャンコンバータ15は、VDFF1 6から愛直定査の順序で戻される映像信号(41)ビット 幅)のうちの色差信号り、Vのビット帽を削減してバッ 50 ファ20に出力する。

. .

【①①22】さらに、スキャンコンバータ15は、VDFF 16から戻される映像信号がSDフォーマットである場 台、そのフィールド画像をプレーム画像に変換。補間し てバッファ20に出力する。なお、VDFF16から入力さ れる映像信号がHDフォーマットである場合、フィール **下画像の状態でバッファ20に出力する。**

5

【りり23】VDFF16は、垂直走査の順序で入力される **輝度信号Yに1次元ローバスフィルタ処理を施すソフィ** ルタ17、垂直走査の順序で入力されるキー信号Kに1 び、垂直走査の順序で入力される色差信号し、Vに1次 元ローパスフィルタ処理を施すソフィルタ19から機成 される。VDFF 1 6 は、垂直方向の 1 次元ローパスフィル タ処理を施した4:4:4:4の映像信号(4)ビット 幅)をスキャンコンバータ15に戻す。

【0024】バッファ20は、ZBT SRAM(Zero Bus Turn around Static Random Access Memory)より成り、スキ ャンコンパータ15から供給される映像信号を、アドレ スジェネレータ21から供給されるライトアドレス(wri タ2.1から供給されるリードアドレス(read adrs)に従 って4回素単位で読み出し、補間回路22に出力する。 【0025】補間回路22は、バッファ20から4回業 単位で入力される映像信号を用い、当該4回案の内側の 所定の位置に対応する映像信号を補間して台成回路4に 出力する。

【①026】なお、アドレスジェネレータ15および縞 間回路22は、FPGA(Field Programmable Cate Array) によって構成するようにしてもよい。

【0027】次に、HDFF11に入力される4:2:2: 4.の映像信号のうちの色差信号U、VをHフィルタ1.4 によってそれぞれ補間し、4:4:4:4の映像信号に 変換する処理について、図3万至図6を参照して説明す る。なお、以下の説明においては、キー信号ドに関する 表記を省略して、4:2:2 (Y/U/V)の映像信 号、または4:4:4の映像信号とも記述する。

【①①28】図3は、色差信号U、Vを補間する処理の 概念を示している。

【0029】図3(A)は、水平定査の順序でHDFF11 に入力される映像信号を示している。すなわち、HDFF1 45 1には、ある画素(第0番の画素)に対応する輝度信号 Y。と、第り香の画素に対応する色差信号U。が同時に入 力される。次のクロックにおいて、第0番の右膊に位置 する第0、5番の画案に対応する輝度信号と、、と、第 ①番の回彙に対応する色差信号V。が同時に入力され る。次のクロックにおいて、第0、5番の古隣に位置す る第1香の画素に対応する輝度信号Yiと、第1香の画 素に対応する色差信号U₁が同時に入力される。以下同 様に、第N香の画案に対応する超度信号Y。と、第N番 の画素に対応する色差信号U、が同時に入力され、次の

クロックにおいて、第N番の右隣に位置する第(N+ (). 5) 香の画素に対応する塩度信号Ya.k.と、 第N 香の画景に対応する色差信号V゚が同時に入力される。 【0030】図3(A)に示したように、第N番の画案 に対応する輝度信号Y"と色差信号U"、V"が同時に入 力されることはなく、また、第(N+O、5)番の画業 に対応する色差信号Unions, Vinentは存在しない。そ こで、輝度信号Y,と色差信号U,、Y,との入力タイミ ングを揃え、かつ、輝度信号と色差信号の空間周波数を 次元ローバスフィルタ処理を施すVフィルタ18、およ 10 統一するために第 (N+i)、5) 香の画意に対応する色 差信号U....、V...、を補間する。

> 【0031】第(N+0.5) 香の画素に対応する色差 信号Unitedを結婚する場合、図3(B)に示すよう に、左右に隣接する画案の色差信号。すなわち、第(N - 1) 香の画素に対応する色差信号U... 第N香の画 素に対応する色差信号U。、第(N+1)番の画彙に対 応する色差信号 じょ・・ および第(N+2) 番の画案に 対応する色差信号U、、、を用いて傾間する。

【①①32】同様に、第(N+①.5)香の圓素に対応 te adrs)に従って音き込み、また、アドレスジェネレー 25 する色差信号Vale te を指聞する場合、図3 (C) に示 ずように、左右に隣接する画案の色差信号、すなわち、 第(N-1)番の画家に対応する色差信号V_{n-1}、第N 香の画素に対応する色差信号V、第(N+1)香の画 素に対応する色差信号V...、および第(N+2)香の 國素に対応する色差信号V₁₁、を用いて信間する。

【0033】次に、図4は、日フィルタ14の色差信号 U. Vを補間する処理に関わる部分の構成例を示してい

【0034】セレクタ31は、全股から順次入力される 3G 色差信号U、Vをクロックに同期して遅延回路(D)3 2 および4点補間回路40に出力する。遅延回路32万 至37,42は、前股から入力される色差信号を1クロ ック周期だけ遅延して出力する。また、遅延回路33、 35、37は、1クロック周期だけ返延した色差信号を 4点補間回路40にも出力する。

【0035】セレクタ39は、Dフリップフロップ41 からの制御信号Sがじである場合、自己のDA端子に入 力される遅延回路38の出力をQA端子から遅延回路4 2に出力し、かつ、自己のDB端子に入力される4点稿 間回路40の出力をQB端子から出力する。反対に、D フリップフロップ4.1からの制御信号Sが1である場 台、自己のDA端子に入力される遅延回路38の出力を QB端子から出方し、かつ、自己のDB端子に入方され る4点循間回路40の出力をQA端子から遅延回路42 に出力する。なお、セレクタ39からは、図3 (D) に 示すように、色差信号リルと色差信号リルル、が同時に出 力される。

【0036】4点縞閩回路40は、次式を用いて4クロ ック周期を要するパイプライン処理によって色差信号を 50 福間する。

浦間される色差信号の値= (t 。 * C 。 + t , * C , + t , $*C_1+t_1*C_1)/(C_1+C_1+C_2+C_2)$

【0037】ととで、し。とは、遅延回路37から入力 される第(N-1)香の画素に対応する色差信号Un-1 (またはV_{n-1})の値であり、t₁とは、遅延回路35か ら入力される第N者の画素に対応する色差信号U』(ま たはVょ)の値であり、しょとは、遅延回路33から入力 される第(N+1)香の画素に対応する色芸信号Unit 〈またはV*...〉の値であり、も、とは、セレクタ31か ろ入力される第 (N+2) 番の画彙に対応する色差信号 19 U... (またはV...) の値である。ことで、縞管係数C 。乃至C.は、それぞれ、-163、1187、118 7. -163とする。

【0038】 Dフリップフロップ41は、クロック毎に 制御信号Sとして()と1を交互にセレクタ39に出力す る.

【0039】図5は、4点補間回路40の機成例を示し ている。4点補間回路40は、乗算器51乃至54、お よび加算器55万至57より構成される。

る第(N-1)番の回案に対応する色差信号U₁₋₁(ま たはYn.,)の値t。に消間係数Ceを乗算した乗算値t。 *C。を閲算器55に出力する。乗算器52は、遅延回 路33から入力される第N番の画素に対応する色差信号 ∪。(またはV。)の値tょに箱間係数C,を乗算した乗算 値も1×C1を加算器55に出力する。乗算器53は、遅 延回路35から入力される第(N+1)香の回素に対応 する色差信号U... (またはV...) の値 t」に箱間係数 C.を乗算した乗算値t,*C,を算器56に出力する。 乗算器5.4 は、遅延回路3.7から入力される第(N+) 2) 番の画案に対応する色差信号 U., ... (または V.,...) の値も。に補間係数で、を乗算した景算値も、*で、を算器 56に出力する。

【0041】 加算器55は、乗算器51からの無算値も 。*C。と、乗算器52からの乗算値も、*C、を飼算し、 加算値t。*C。+t、*C、を加算器57に出力する。加 算器56は、乗算器53からの乗算値t,*C,と、乗算 器5.4からの乗算値 t.*C.を加算し、加算値 t.*C. + t」*C」を創算器57に出力する。削算器57は、加 6からの加算値 t,*C,+t,*C,を加算し、補間係数 C。乃至C」の総和値で除算し、第(N+()、5)番の画 意に対応する色差信号U.....(またはV.....)の値と して出力する。

【0042】次に、色差信号U、Vを補間する処理に関 わる当該機能ブロックの動作について説明する。

【0043】例えば図4に示すように、クロックタイミ ングも0において、セレクタ31、遅延回路32乃至遅 延回路38が、それぞれ、色差信号V., U., V,,

彼の4クロック周期を要して4点稿間回路40により、 色差信号 V...が 稿間される。 従って、 クロックタイミ ングも4において、セレクタ39のDA幾子には遅延回 路38から色差信号U.が入力され、DB端子には4点 補間回路40で補間された色差信号V₂...が入力され る.

8

【0044】このとき、セレクタ39は、Dフリップフ ロップ4.1からの制御信号S=Oに対応して、DA選子 に入力された色差信号U,をQA端子から返延回路42 に出力し、DB端子に入力された稿間された色差信号V 1.1をQB端子から出力する。なお、それと同期して返 延回路42からは、1クロック前に補間されて遅延され ていた色差信号U、上が出力される。したがって、日フ ィルタ14からは、図3(E)に示すように、第(N+ ①. 5) 香の画素に対応する色芸信号Unieliと色芸信 号ソル。この同時に出力されることになる。

【0045】以上のように、HDFF1.1においては、4: 2:2の映像信号の高国波成分を除去し、かつ、色差信 号を補間して4:4:4の映像信号に変換するので、各 【0040】無算器51は、セレクタ31から入力され 29 回素に対し、輝度信号Yと色差信号U、Vを同じ空間回 波数で扱うことが可能となる。これにより、例えば、映 像の色操作に関する処理として、色付きスポットライト 処理や色変化付きトレイル処理等を指すことが可能とな る.

> 【0046】次に、図6は、HDFF11から水平走査の順 序で入力される4:4:4の映像信号の走査方向を水平 方向から垂直方向に変換するスキャンコンパータ 15の 模成例を示している。スキャンコンバータ15は、FPCA などよりなるスキャンコンパート!C61、およびSRAM 30 (Synchronous Dynamic Random Access Memory) 6 4 -1.64-2から機成される。

【0047】スキャンコンバート!C61のVスキャン ジェネレータ62は、外部から供給されるREF信号が示 ず水平走査タイミングに基づき、対応する垂直走査タイ ミングを示す信号を発生してSDRANロントローラ63お よびSRANロントローラ66に出力する。

【0048】SDR4Mロントローラ63は、HDFF11から 入力される4:4:4:4の映像信号をフィールド単位。 で切り替えてSDR44164-1,64-2に記録する。SDR 算器55からの加算値t。*C。+t,*C,と、加算器5 49 AMロントローラ63はまた、SDRAM64-1、64-2 に記録した映像信号を所定順序(後述)で読み出してSR ANKStatic Random Access Memory) 65に出力する。

> 【0049】SRAM65は、1ブロック当たりの容量が2 ピット*2048であり、20プロックからなるメモリ が4個用いられており、SRANロントローラ66の制御に 基づき、SDRAMコントローラ63から入力される映像信 号をキャッシュしてVDFF16に出力する。

【0050】コンバータ67は、VDFF16から垂直走査 の順序で入力される映像信号のうちの色差信号U、Vの U_1 , V_2 , U_2 , V_3 , U_4 を後段に出力した場合、その 50 情報量を、それぞれ 1.0 ビット幅から 8 ビット幅に削減

.........

する(詳細については図18を参照して後述する)。コ ンパータ67はまた、VDFF16から入力される映像信号 がSDフォーマットである場合、そのフィールド画像を フレーム画像に変換する(詳細については図47を参照 して後述する)。

【①①51】図7は、フィールド単位で走査方向を豊直 に変換する処理の大まかな時間推移を示している。な お、同図以降において、バッファ (buffer) AはSDRAM6 4-1,64-2のうちの一方に対応し、バッファ日は 他方に対応するものとする。

【りり52】図8は、フィールド単位で記録した映像信 号を垂直走査の順序でパースト (burst)転送する SDRAM6 4-1,64-2と、バースト転送された映像信号をキ ャッシュするSRANG 5 との関係を模式的に示している。 すなわち、SRAN65は、SDRAN64-1, 64-2に記 録されている映像信号を垂直方向に走査しながらキャタ ピラのように画像の左から右に水平方向に移動するかの ように動作して、映像信号をキャッシュする。なお、水 平走査の順序でSDRANG 4 - 1、 6 4 - 2 に入力される 単位時間当たりの転送量と、垂直走査の順序でSRAM6 5 20 にリロードデータには1kがプラスされる。 に出力される単位時間当たりの転送量が等しければ、系 は安定した動作を保障される。すなわち、SDRAMG 4-1、64-2において、読み出しアドレスが書き込みア ドレスを追い越すような事態は発生しない。

【0053】なお、SDRAM64-1、64-2(以下、5 [RAN64-1、64-2を個々に区別する必要がない場 台、単にSDRAM6 4と記述する)は、SDRAMの特性とし て. 複数 (例えば、2 種類) のパンク(bank)に対して適 正な帽のバースト転送(auto pre-charge 4 word burst) を交互に実施すると、連続のアクセス(read or write) が保障されている。図9は、そのような特性を利用した 2種類のバンクに対する交互バーストでの連続アクセス (write burst)のタイミングの一例を示している。

【0054】具体的には、図10に示すように、SDRAN 6.4 に対して水平走査の順序で書き込まれる映像信号 は、8ワード単位で、すなわち、各パンクに対して4ワ ードずつバースト転送される。また、図11に示すよう に、SERANG 4 から垂直を査の順序で読み出される映像 信号も、8ワード単位で、すなわち、各パンクから4ワ ードずつバースト転送される。

【0055】とこで、1ワードは、1個の画案に対応す る輝度信号Y(10ピット)、色差信号U.V(各10 ピット)、およびキー信号K(10ピット)を示す40 ビットの情報室を示している。

【りり56】このように、8ワード単位(図11におけ る矩形領域2個分)でSRAM65にパースト転送してキャ ッシュした映像信号を、4回の透直走査に相当する時間。 だけ遮延させて、SRAMG 5 から読み出すようにすれば、 SRANG 5 を最小の容置(図11の矩形領域2個分、17

. 1 F

る。

【0057】図12は、SDRAN64に対する。月Dフォ ーマット(1080:×1920)の映像信号の2パン ク4 ワードバーストにおけるアドレスの2次元割り当て の一例を示している。

19

【0058】同図に示すように、含き込み時において は、水平走査に合わせたアドレスに書き込まれるように パースト先頭アドレスが制御される。この場合、読み出 し時には、バーストサイズ帽のパンドとしてアクセスさ 10 h3.

【0059】SDR4464に対する書き込みアドレスの生 成は、以下の条件を満たす図13に示すような、上位カ ウンタ(RDM)および下位カウンタ(CDLUMM)から成るカウ ンタ機構による。

【0060】(1) カウントアップは4ワードバース トを2回に1回で出力するステートマシンによる。後発 側のパンクアクセス中に次回のカウントが行われる。

- (2) カウンタのリロードおよび2 Kアップ(reload and 2K up)は、0x3c0で実施。下位0x3cd回のカウント長
- (3) 上位カウンタの値が5.4.0に達したとき。1つ ィールドが終了される。
- 【0061】図14は、SDR44164からの連続読み出し の順序を示している。同図に示すように、4ワードパー スト2パンクピンボン(4word burst 2bank pringpong)ア クセスを利用して、SRANG 5への書き込み領域を図1 1における矩形領域(4ワード)が540個より成る短 **咿单位(rect(n):n=1,2,···,1df)で、かつ。追続して行** わなければならない。
- 30 【0062】SDRANG 4からの読み出しアドレスの生成 は、以下の条件を満たす図15に示すような、上位カウ ンタ(RDM)および下位カウンタ(CCLUKN)から成るカウン 夕機様による。

【0063】(1) 下位カウンタは毎回リロードされ る。リロード値は上位カウンタの値が540に達したと き、4ワードカウントアップされる。

- (2) 下位カウンタの値が0x3c0となり、且つ、上位 カウンタの値が540に達したとき終了される。
- (3) 上位カウンタのリロードおよび2 Kアップは、 40 4ワードバーストピンポン毎に実施される。
 - (4) 上位カウントが540に達したとき、1つの短 細単位(4ワード×540ライン)のリロードが終了さ れる。

【① 064】SDR4464から短冊単位で読み出された映 像信号は、SRAMB 5 にキャッシュされた後にアクセスさ れる。しかしながら、アクセスの順序は一定であり、完 全同期であるので、汎用キャッシュのようなアソシエイ ティブ(associative)構造ではなく、完全同期予測制御 となる。

ィールドの(). 4%に相当する容置) とすることができ 50 【() () 65】図 16は、SRAN6 5を構成する4個のメモ

リ (2ピット*2048*20プロック) を、それぞれ 幅40ピット (1ワード) *2048のリングとして用 いる概念を示している。実際には、図17 (A) に示すように、図16に示したリングを4本重ねて、幅160ピット (4ワード) *2048のキャタピラ (図8

(B) を構成して用いる。 【0066】具体的には、図15に示した順序でSERAM 64から読み出した矩形領域(4ワード)を、図17 (B) に示すせるに、10 にずつせいれる事際のに関

(B) に示すように、1ワードずつリング()乃至3に順に書き込み、3垂直走査分だけ遅延し、図17(C)に 19示すようにリングの円周方向に読み出す。

【0067】以上のような動作により、リアルタイムで 映像信号の走査方向を水平方向から垂直方向に変換し、 後段のVDFF16に出力することが可能となる。

【0068】VDFF16に入力された映像信号は、上述したように、垂直方向の1次元ローパスフィルタ処理が施されて、再びスキャンコンバータ15に入力されてコンバータ67に供給される。

【0069】次に、後段の36ビット幅のZBT SRAMが8個用いられているバッファ20に適合させることを目的 20として、VDFF16から垂直走査の順序で入力される4:4:4:4の40ビット幅の映像信号を36ビット幅の映像信号に変換するコンバータ67の処理について説明する。

【0070】コンバータ67は、図18に示すように、 VDFF16から垂直走査の順序で入力される4:4:4: 4の40ビット帽の映像信号(10ビットの輝度信号 Y. 10ビットの色差信号U、10ビットの色差信号 V. および10ビットのキー信号K)のうち、最終的に 空間周波数特性を1/2に戻してしまう色差信号U、V の値を、例えば、切り捨て演算や四拾五入演算等により、それぞれ8ビットに削減して映像信号(Y/U/V/K)を36ビット幅に変換し、後段のバッファ20に 出力する。

【0071】なお、色差信号U、Vのビット幅の削減は、上述したように、それぞれを8ビット幅とすることに限定するものではなく。例えば、色差信号Uを9ビットに削減し、且つ、色差信号Vを7ビットに削減するなど。その削減幅を速宜変更するようにしてもよい。

【0072】以上説明したように、コンバータ67にお 40 る状態を示している。 いては、映像信号のうちの輝度信号 Y と、ディジタルビ 【0078】一般に、 デオエフェクトにおいて重要なキー信号 K の情報業を損 信号が読み出される場 なうことなく(ビット幅を減少させることなく)、映像 ェクトが施された映像 信号(Y / U / V / K) のビット幅を後段のバッファ 2 0 (36 ビット幅の ZBT SRAM) に適合させることが可能 ドレスと記述する)に となる。

【0073】次に、図19は、バッファ20の詳細な構成例を示している。バッファ20は、同時読み出しが可能な4個のユニットU0、U1、L0、L1から成る。ユニットU0の構成例を図20に示す。ユニットU0

は、SRAM73-U0-Aより成るAバッファと、SRAM73-U0-Bより成るBバッファとでダブルバッファ機成とされている。これにより、ユニットU0は、2次元読み出しと同時書き込みが実現されている。同様に、ユニットU0万至し1のそれぞれもダブルバッファ構成とされており、2次元読み出しと同時書き込みが実現されている。なお、SRAM73-U0-A乃至73-し1-Bを個々に区別する必要がない場合、単にSRAM73と記述する。

12

【0074】図21は、スキャンコンバータ15から入 力される映像信号のユニットU0万至L1に対する割り 付けを示している。すなわち、スキャンコンパータ15 が出力するEVENフィールドの映像信号をバッファ20に 音を込む際には、同図(A)に示すように、第nx(n=0, 2,4,・・・) 香目の水平定査領上の隣接する2回案と、その 具下の第m+2番目の水平走査線上の隣接する2両案か ろ成る4回案を、それぞれ異なるユニットU()乃至L1 のAバッファに書き込むようにする。また、スキャンコ ンパータ15が出力するCEDフィールドの映像信号をバ ップァ20に書き込む際には、同図(B)に示すよう に、第m+1(n=0,2,4,···)香目の水平定査領上の職後 する2回案と、その真下の第m+3番目の水平走査線上 の隣接する2画素から成る4画素を、それぞれ異なるユ ニットUO乃至L1のBバッファに書き込むようにす る。

【①①75】このように上下左右に隣接する4画素をそれぞれ異なるユニットU①乃至L1に書き込むことによって、それらを同時に読み出すことができるので、4回案の映像信号を用いて当該4画案の中心に位置する画案を補間する処理を効率的に実行することができる。

【0076】次に、バッファ20の有効アクセス領域(a ccess area)において、映像信号を書き込んだデータ領域(real image area)の周闓に設定する領域外データバンド(ブラックエリア)について、図22万至図28を参照して説明する。

【0077】図22は、バッファ20に設定されるリードアドレス(サニアアドレスとも記述する)の座標系を示しており、図23は、図22のデータ領域(real image area)にEVENフィールドの映像信号が書き込まれている状態を示している。

【0078】一般に、バッファ20に書き込まれた映像信号が読み出される場合。DE3においてデジタルエフェクトが施された映像信号がディスプレイに表示されるときのディスプレイ上のアドレス(以下、スクリーンアドレスと記述する)に基づいて、バッファ20のリードアドレスが決定される。ただし、スクリーンアドレスとリードアドレスとの関係の詳細については、図29を参照して後述する。

【0079】リードアドレス[X,Y]が、図24に「X」 50 印で示す位置に決定された場合、リードアドレス[X,Y]

の位置の上下左右の4回素の映像信号が読み出されて結 間回路22に供給されて、リードアドレス[X,Y]に対応 する画素の映像信号が箱間される(ただし、4画素を用 いる補間処理はHDフォーマットの映像信号に対してで あり、SDフォーマットの映像信号には16回索を用い る補間処理が適用される)。

【りり80】ととろで、図25に「×」印で示すような 位置がリードアドレス[X,Y]とされた場合。その上下左 古には4個の画素が存在しないので、4回案を用いる通 官の補間処理とは異なる処理が必要となる。したがっ て、リードアドレス[X.Y]が与えられたとき、当該リー ドアドレス[X,Y]は通常の循間処理が適用できるか否か。 を判定する必要があり、その判定を行う専用の回路など が必要となる。そこで、そのような判定用の回路などを 省くことを目的として、画像バッファ20に領域外デー タバンドを設定する。

【10081】具体的には、 図26 および図27に示すよ うに、バッファ 2 ()の有効アクセス領域(access area) において、映像信号を含き込こむデータ領域(real imag e area)の上下左右それぞれに2面素分のダミーの映像 信号を書き込むことにより、領域外データバンド(ブラ ックエリア)を設定する。なね、図27は、図26のデ ータ領域(real image area)にEVENフィールドの映像信 号が書き込まれ、その周囲に領域外データバンドが設定 されている状態を示している。

【0082】ととで、バッファ20に、映像信号を書き 込こむデータ領域と領域外データバンドを設定すること が記憶容置的に可能であることを示す。

【0083】バッファ20には、図19に示したように 8個のSRAM73-U0-A乃至73-L1-Bが設けら 30 乃至dは、それぞれスクリーンアドレスの座標系の点 れており、そのうちの4個でフィールド画像の映像信号 を格的するようになされているが、SRAM73の1個の有 効アクセス領域は、256kワード=256×1024 ワード=262144ワードである。そこに書き込むデ ータ領域および領域外データバンドは、フィールド画像 の映像信号(540×1920)と上下左右それぞれに 2 画素分のダミーの映像信号との1/4であるので、必 要な容量は544×1924/4=261664ワード であり、SR447 3の1個の有効アクセス領域に完全に格 納される。よって、バッファ20には、領域外データバ※46

 $\chi_{\text{M}} = \frac{a_{11} \cdot H + a_{12} \cdot V + a_{13}}{a_{31} \cdot H + a_{32} \cdot V + a_{33}} = \frac{\chi(H, V)}{Z(H, V)}$

 $Y_{11} = \frac{a_{21} \cdot H + a_{22} \cdot V + a_{23}}{a_{31} \cdot H + a_{32} \cdot V + a_{33}} = \frac{Y(H, V)}{Z(H, V)}$

るライティング変調輔(T軸)を示している。図29 (B) は、スクリーンアドレス(H,V)の座標系を示して a'乃至d'に対応している。 【0087】リードアドレス(Xm,Ym,T)を3行3列の変

袋行列Aを用いて変換したものがスクリーンアドレス (H,V)であるので、逆に、順次走査するスクリーンアド レス(H,V)に変換行列Aの逆行列ATAを受賞すれば、リ ードアドレス(Xm.Ym.T)を算出することができる。

【①088】具体的には、次式に示すようにリードアド レス(Xn,Ym,T)を算出する。

 $T = \frac{(p \cdot a_{11} + q \cdot a_{21}) \cdot H + (p \cdot a_{12} + q \cdot a_{22}) \cdot V + p \cdot a_{13} + q \cdot a_{23}}{a_{31} \cdot H + a_{32} \cdot V + a_{33}} = \frac{\Gamma(H, V)}{Z(H, V)}$

なお、エフェクトパラメータa、i乃至a、iは、次式に示 すように逆行列A⁻¹の要素である。 【數2】

 $A^{-1} = \begin{bmatrix} a_{11} & a_{12} & a_{13} \\ a_{21} & a_{22} & a_{23} \\ a_{31} & a_{32} & a_{33} \end{bmatrix}$

50

*ンドを設定することが記憶容置的に可能である。

【0084】とのように、バッファ20の有効アクセス 領域にデータ領域および領域外データバンドを設定する ことにより、例えば図28に「×」印で示すような位置 がリードアドレス[X,Y]とされた場合においても、その 上下左右には4回案が存在するので、4回案を用いる通 官の補間処理を適用することが可能となる。したがっ て、リードアドレス[X,Y]が与えられたときに、当該リ ードアドレス[X、Y]に対して通常の稿間処理が適用でき

14

10 るか否かを判定する必要がなくなり、当該判定を行うた めの専用の回路などを省くことが可能となる。

【①085】なお、このとき発生可能なリードアドレス [X,Y]としては、

-960.5<X<960.5 -540.5 < Y < 540.5

である。 【0086】次に、パッファ20にリードアドレスを供 給するアドレスジェネレータ21について説明するが、 その前に、スクリーンアドレスとリードアドレスとの関

20 係の詳細について、図29を参照して説明する。図29 (A) は、バッファ20に設定されるリードアドレス(X m,Ym,T)(上述したリードアドレス[X,Y]と同等のもの) の座標系を示している。リードアドレスの座標系におい ては原点を回像の中心に設けている。なお、下は映像に 対してライティング(Tronting)を付加するときに指定す

いる。スクリーンアドレスの座標系においては原点を画 像に左上に設けている。リードアドレスの座標系の点 a

また、ライティング変調軸Tの回転係数p,gは、p= $\cos\theta$, $q = \sin\theta \tau \delta \delta$.

15

【① 0 8 9 】このように、リードアドレス (Xn, Yn, T) は、スクリーンアドレス(H,V)をパラメータとする関数 値X(H,V), Y(H,V), T(H,V), Z(H,V)を用いて演算され る。

【①①90】ところで、リードアドレスは、順次走査す るスクリーンアドレスの画素毎(クロック毎)に算出さ れることになるが、スクリーンアドレスの全ての画案に ついて関数値X(H,V), Y(H,V), T(H,V)、Z(H,V)を演算 し、リードアドレスを算出していたのでは、その演算量 は膨大なものとなり、演算専用の回路が必要となる。 【りり91】そとで、図3りに示すように、スクリーン アドレスの4端点、すなわち左上点(0,0)。左下点(0,53) 9)。右上点(1919,0)、および右下点(1919,539)。につい て、予め関数値X(9,9), Y(0,9), T(0,0), Z(9,0), X(9, 539), Y(0,539), T(0,539), Z(0,539), X(1919,0), Y(1 919,0), T(1919,0), Z(1919,0), X(1919,539), Y(1919, 539)、T(1919,539)、Z(1919,539)(以下、閑数値X(0,0)) 万至Z(1919,539)と記述する)を演算するようにし、ス クリーンアドレスの他の画素についての関数値X(H,V). Y(H,V), T(H,V)、Z(H,V)は、当該4端点について演算し た関数値X(0,0)乃至Z(1919,539)を用いて補間し、対応 するリードアドレスを算出するようにする。

【①①92】とのようにスクリーンアドレスの4端点に 対応する関数値X(0,0)乃至Z(1919.539)を用いて、他の。 画素についての関数値X(H,V), Y(H,V), T(H,V)、Z(H,V) を補間する処理を、以下、スーパインタボレーション(5) uper Interpolation)と称し、特に、左上点(0.0)と左下 点(6,539)の垂直方向の結間処理。または右上点(1919) 5)と右下点(1919,539)の垂直方向の補間処理をスーパイ ンタポレーション(V)と称し、スーパインタポレーシ ョン(V)の結果などの水平定査線上の左右両端点の関 数値を用いた水平方向の簡間処理をスーパインタボレー ション(目)と称する。

【①①93】次に、スーパインタポレーションの処理タ イミングについて、図31を参照して説明する。あるフ ィールド画像についてスーパインタポレーションを施す 場合。スクリーンアドレスの4蟾点のそれぞれについ。 X(0,0)乃至Z(1919,539)を予め演算して所定のレジスタ (後述) に保持する。そして、タイミング信号いMIXのEn ableに同期して水平帰線期間(BLANK(H))の初期において スーパインタポレーション(V)を実行し、タイミング 信号HMIXのEnableに同期してスクリーンアドレスを水平 定査する期間 (ACTIVE AREA)において、クロック毎にス ーパインタポレーション(H)を実行する。

【0094】とのように、スーパインタボレーション (H)とスーパインタポレーション(Y)は、実行タイ ミングが異なる。

【0095】図32は、アドレスジェネレーダ21の機 成例を示している。レジスタ演算プロック91は、スク リーンアドレスの4 蟾点の関数値X(0,0)乃至Z(1919,53 9)を海算してスーパインタポレーションブロック93に 供給する。ミキサ係数ブロック92は、内蔵するレジス タに予め保持されているミキサ係数をスーパインタポレ ーションブロック93に供給する。

【0098】スーパインタポレーションブロック93 は、レジスタ湾箅ブロック91から供給されるスクリー 10 ンアドレスの4端点の関数値(0,0)乃至Z(1919.539)、お よび、ミキザ係数ブロック92から供給されるミキザ係 数を用いて、スーパインタボレーション(目)およびス ーパインタポレーション(V)を実行し、得られるスク リーンアドレス上の4端点以外の画素にそれぞれ対応す る関数値X(H,V)、Y(H,V)、T(H,V), Z(H,V)を箱間してリ ードアドレス演算プロック94に出力する。

【0097】リードアドレス演算プロック94は、スー パインタポレーションブロック93から入力されるスク リーンアドレスの全ての画素にそれぞれ対応する関数値 20 X(H,V), Y(H,V)、T(H,V)、Z(H,V)を用い、リードアドレ スを生成してバッファ20に出力する。

【0098】図33は、スーパインタポレーションプロ ック93の構成例を示している。スーパインタポレーシ ョンプロック93は、閉敷値X(H,V)を補間するプロッ ク. 関数値Y(H,V)を結間するブロック. 関数値T(H.V)を 結問するブロック、および関数値Z(H,V)を結間するブロ ックから構成される。

【 0 0 9 9 】関数値X(H.V)を補間するブロックのREG_V_ START_XLレジスタ101-Xは、レジスタ演算プロック 30 91から供給される左上点(G,0)についての関数値x(a, のを保持し、セレクタ107-XのA端子に出力する。 REG_V_START_XRレジスタ102-Xは、レジスタ海算ブ ロック91から供給される右上点(1919.5)についての関 数値X(1919.0)を保持し、セレクタ107-XのB端子 に出力する。FF_H_START_Xレジスタ103-Xは、セレ クタ112-XのA端子を介して入力されるミキサ!! 1-Xの出力を保持し、セレクタ108-XのB端子に 出力する。FF_H_END_Xレジスタ 1 () 4 - X は、セレクタ 112-XのB端子を介して入力されるミキザ111-て、当該フィールド画像の1フィールド前までに関数値 40 Xの出力を保持し、セレクタ110-XのB端子に出力 する。REC_V_END_XLレジスタ105-Xは、レジスタ濱。 算プロック91から供給される左下点(5.539)について の関数値X(0.539)を保持し、セレクタ109-XのB端 子に出力する。REG_V_END_XRレジスタ106-Xは、レ ジスタ演算プロック91から供給される右下点(1919、53) 9)についての関数値X(1919,539)を保持し、セレクター () 9 - XのA端子に出力する。

> 【0100】セレクタ107-X乃至110-Xは、A 端子またはB端子への入力を後段に出力する。セレクタ 55 112-Xは、ミキザ111-Xの出力をFF_H_START_X

レジスタ103-X、またはFF.H.END.Xレジスタ104 -Xに出力する。ミキザ111-Xは、A 過子に入力さ れるセレクタ108-Xから出力をAとし、B端子に入 力されるセレクタ110-Xから出力をBとし、ミキザ 係数プロック92から供給されるミキサ係数を k。とし た場合、クロック毎に次式を用いて補間値口を後段に出 力する。

稿間値C=A・(1.0-k。)+B・k。 ただし、実際には乗算回数を1回減少させるために次式 が用いられる。 補間値C=k。(B-A)+A

【0101】なお、閑数値Y(H,V), T(H,V), Z(H,V)のそ れぞれを狺間する各ブロックの構成は、関数値X(H,V)を 演算するブロックの構成と同様であるので、その説明は 省略する。ただし、REC_V_START_XLレジスタ101-X 乃至REG_V_END_ZRレジスタ106-3と、それらに保持 させる関数値X(0,0)万至Z(1919,539)との対応関係は、 図34に示すとおりである。

【0102】図35は、ミキサ係数ブロック92に内蔵 されているレジスタと、そこに保持されているミキケ係 数との対応関係を示している。

【0103】次に、スーパインタポレーションブロック 93の動作について説明する。なお、REG_V_START_XLレ ジスタ101-X乃至REG_V_END_ZRレジスタ106-2 には、対応する関数値(0,6)乃至2(1919,539)がレジスタ 演算プロック91から供給されているとする。

【①104】始めに、スクリーンアドレスの垂直成分V が初期化されてV=Oとされ、タイミング信号MIXDEn ableに同期してスーパインタボレーション(V)が開始 される。まず、スクリーンアドレスの左端点(6,7)のス サ111-X乃至111-2への関数値の入力元および 出力先が、図36に示すとおりとなるように、各プロッ クにおいてスイッチング等がなされる。

【り105】具体的には、例えば関数値x(H,V)を補間す るブロックでは、図37に示すように、セレクタ107 -X乃至110-X、112-Xがスイッチングされ る。これにより、ミキサ111.-XのA端子には、REC_ V_START_XLレジスタ101-Xに保持されている左上点 (9,9)についての関数値X(9,9)が入力され、B幾子に は、REG_V_END_XLレジスタ105-Xに保持されている 49 左下点(0,539)についての関数値x(0,539)が入力され る。ミキザ111-Xにはさちに、ミキザ係数供給プロ ック92からミキザ係数が供給される。ミキザ111-Xは、スクリーンアドレスの左端点(G,V)についての関 数値X(9,V)を補間する。補間さえた関数値X(9,V)は、セ レクタ112-Xを介してFF_H_START_Xレジスタ103 ーXにラッチされる。

【り】()6】なお、他のブロックにおいても同様の処理。 がなされ、スクリーンアドレスの左端点(0,1/)について の関数値Y(0,V)、関数値T(0,V)、関数値Z(0,V)が、それ 50 がなされ、クロック毎に左端点(0,V)から、順次、右端

ぞれ対応するFF_H_START_Xレジスタ103-Y乃至10 3-2にラッチされる。

18

【0107】次に、スクリーンアドレスの古蟾点(1919、 V)のスーパインタボレーション(V)を真行するため に、ミキザ111-X方至111-2への関数値の入力 元ねよび出力先が、図38に示すとおりとなるように、 各ブロックにおいてスイッチング等がなされる。

【0108】具体的には、例えば開致値X(H,V)を補間す るブロックでは、図39に示すように、セレクタ107 15 -X乃至110-X, 112-Xがスイッチングされ る。これにより、ミキザー111-XのA鑑子には、REC V_START_XRレジスタ102-Xに保持されている右上点 (1919,539)についての関数値X(1919,539)が入力され、 B端子には、REG_V_END_XRレジスタ106-Xに保持さ れている右下点(1919,539)についての関数値X(1919,53 9)が入力される。ミキサ111-Xにはさらに、ミキサ 係数供給プロック92からミキザ係数が供給される。ミ キサ111-Xは、スクリーンアドレスの古蟾点(1919、 V)についての関数値X(1919,V)を補間する。補間された 20 関数値X(1919,V)は、セレクタ112-Xを介してFF_H_ END_X104-Xにラッチされる。

【り109】なお、他のブロックにおいても同様の処理 がなされ、スクリーンアドレスの古端点(1919.19)につい ての関数値Y(1919,V)。関数値T(1919,V)、関数値Z(191 9.V)が、それぞれ対応するFF_H_END_Xレジスタ1 () 4 --**丫乃至104~2にラッチされる。**

【り110】とこまでの処理は、水平層線期間において **実行される。**

【① 1 1:1】その後、タイミング信号HMIXのEnableに同 ーパインタボレーション(V)を実行するために、ミキ 30 期し、スクリーンアドレスの水平成分目が初期化されて 且=0とされ、スーパインタボレーション(目)が開始 される。スーパインタボレーション(H)を実行するた めに、ミキザ111-X乃至111-2への開数値の入 力元および出力先が、図40に示すとおりとなるよう に、各プロックにおいてスイッチング等がなされる。

【①112】具体的には、例えば開敖値X(H,V)を補間す るプロックでは、図41に示すように、セレクタ108 ーX、110-Xがスイッチングされる。これにより、 ミキサ111-XのA端子には、FF_H_START_Xレジスタ 103-Xに保持されている左端点(6,V)についての関 数値X(G,V)が入力され、B端子には、FF_H_END_Xレジス タ104-Xに保持されている右端点(1919,V)について の関数値X(1919,V)が入力される。ミキザ111-Xに はさらに、クロック毎に、ミキザ係数供給プロック92 からミキザ係数が供給される。ミキサーlllーXは、ク ロック毎に順次。左端点(0,V)から右端点(1919,V)につ いての関数値X(H,V)を補間してリードアドレス演算プロ ックタイに供給する。

【り113】なお、他のブロックにおいても同様の処理

点(1919,V)までについての関数値Y(H,V)、関数値T(H, V). 関数値Z(H.V)が縞間されてリードアドレス汽雲プロ ック94に供給される。

【①114】スクリーンアドレスの水平成分目が初期化 された後、ことまでの処理は、水平走査期間に実行され る。

【0115】その後、垂直成分Vが1だけインケリメン **卜され、上述したスーパインタポレーション(V)以降** の処理が繰り返される。そして、金直成分Vが5.40に 達した場合、処理中のフィールドに対するスーパインタ 10 のb端子もよびセレクタ144のa端子に出力する。 ボレーションは終了されて、次のフィールドが処理の対 象とされる。

【り116】以上説明のように、水平帰線期間において スーパインタポレーション(V)を実行し、水平走査期 間においてスーパインタボレーション(目)を実行する ようにしたので、スーパインタボレーション(V)とス ーパインタボレーション(H)を同一の回路(スーパイ ンタボレーションプロック93)を共用して実行するこ とが可能となる。

して説明する。補間回路22は、バッファ20にバッフ ァリングされている映像信号が目Dフォーマットである 場合 4回素の映像信号を用いる4点補間処理を動作園 波数74.25Mセで実行する。また、パッファ20 に、SDフォーマットの映像信号がフィールド・フレー ム変換されてバッファリングされている場合、16回案 の映像信号を用いる16点補間処理を、動作園波数54 MHz(SDフォーマットの映像信号を処理する際の通常 の助作周波数13.5Mtzの4倍速)で実行する。

【り118】図42は、補間回路22の構成例を示して いる。猜問回路22は、バッファ20のユニットU0 Lリから同時に入力される垂直方向に隣接する2 画素の 映像信号を比例分配して、当該2回素の間の位置に対応 する映像信号の補間値TAを演算する垂直方向比例分配 回路121、バッファ20のユニットU1、L1から同 時に入力される垂直方向に隣接する2画素の映像信号を 比例分配して、当該2回素の間の位置に対応する映像信 号の補間値丁Bを演算する垂直方向比例分配回路12 2. および、垂直方向比例分配回路121から入力され る補間値TAと垂直方向比例分配回路122から入力さ 40 れる補間値丁Bを比例分配する水平方向比例分配回路! 23から模成される。

【1)119】図43は、垂直方向比例分配回路121の 機成例を示している。垂直方向比例分配回路121に は、バッファ20のユニットU()、しりから同時に入力 される垂直方向に隣接する2回案の映像信号の他、およ び、当該2回素の間の補間点の垂直方向の位置を示す4 ピットの位置情報で、および、セレクタ143、144 を副御するsel信号が入力される。

【0120】ユニットUりからの映像信号は遅延回路

(D) 141に入力され、ユニットしりからの映像信号 は遅延回路142に入力される。位置情報では、遅延回 路148に入力される。sel信号は、遅延回路152に 入力される。

20

【0121】遅延回路(D)141は、ユニットU(か ちの映像信号を所定のクロック周期だけ遅延して、セレ クタ143のa端子およびセレクタ144のb端子に出 力する。遅延回路142は、ユニットしりからの映像信 号を所定のクロック国期だけ遅延して、セレクタ143

【0122】セレクタ143は、遅延回路152から入 力されるsel信号に基づき、a端子に入力されるユニッ トUI)からの映像信号、またはb 幾子に入力されるユニ ットしりからの映像信号を無算器145に出力する。セ レクタ1.4.4 は、MT回路1.5.3 から入力される反転さ れたsel信号に基づき、a 幾子に入力されるユニットし ①からの映像信号、またはb幾子に入力されるユニット Uりからの映像信号を乗算器146に出力する。したが って、乗算器145,146の一方にはユニットU()か 【0117】次に、循間回路22について図42を参照 20 ろの映像信号が入力され、他方にはユニットしりからの 映像信号が入方される。 ここで、乗算器 1.4.5 に入力さ れる映像信号の値をAとし、乗算器146に入力される 映像信号の値を引とする。

> 【0123】乗算器145は、遅延回路151から入力 される値(16-1)に、セレクタ143から入力され る映像信号の値Aを乗算して演算器147に出力する。 乗算器146は、遅延回路149から入力される位置特 銀の値上に、セレクタ144から入力される映像信号の 値Bを乗算して演算器147に出力する。演算器147 35 は、乗算器145の出力と乗算器146の出力を飼算し て16で除算する。

【①124】以上説明したように構成される垂直方向比 例分配回路121は、次式で示される垂直方向の補間値 TAを水平方向比例分配回路123に出力する。

補間値TA=(A*(16-r)+B*r)/16 【り125】なお、垂直方向比例分配回路122の機成 は、垂直方向比例分配回路121と同様であるので、そ の説明は省略する。

【0126】図44は、水平方向比例分配回路123の 機成例を示している。水平方向比例分配回路123に は、垂直方向比例分配回路121からの垂直方向の結間 値TA、垂直方向比例分配回路 122からの垂直方向の 結関値TBの他、結間点の水平方向の位置を示す4ビッ トの位置情報 r が 結 間 係 数 供 給 回 路 1 7 1 1 7 2 に 入力される。

【0127】無算器161は、金直方向比例分配回路1 21からの垂直方向の補間値TAと、補間係数供給回路 17 1から入力される稿間係数C!を乗算してレジスタ (RI)) 163に出力する。 乗算器 162は、 垂直方向 50 比例分配回路 1 2 2 からの垂直方向の補間値 TBと、稿

間係敷供給回路172から入力される補間係数Ciを受 算してレジスタ(R1)164に出力する。

【0128】加算器165は、レジスタ (R0) 163 の出方とレジスタ(R1)164の出方を加算してレジ スタ(R2) 166に出力する。加算器 167は、レジ スタ(R2)166の出力と、自身の1クロック周期前 の出力を保持しているレジスタ (R3) 168の出力を 加算して、レジスタ (R3) 168 および除算器 169 に出力する。

【1)129】除算器169は、加算器167の出方(所 15 【1)138】水平方向比例分配回路123は、補間点の 定に期間における加算器165の主力の累算値)を補間 係数の総和MCIで除算してレジスタ(R4)17()に 出力する。

【0130】レジスタ(R0)163、レジスタ(R 1) 164. レジスタ (R2) 166. およびレジスタ (R3) 168は、上股からの入力を所定のクロック図 期だけ遅延して出力する。レジスタ(R3)168は、 RSR_R信号に対応してリセットする。保持している値を 初期化する。レジスタ(R4)170は、EN信号に対応 して保持している値を出力する。

【0131】補関係数供給回路171、172は、結間 点の水平方向の位置を示す4ビットの位置情報で、に対 応する結局係数C1を、それぞれ乗算器161、162 に供給する。

【り132】以上説明したように構成される水平方向比 例分配回路 123は、次式で示される水平方向の補間値 Xを出力する。

稿間値X=Σ(C:*Ti)/ΣCi

ここで1は、4点結間処理の場合、1=0,1であり、 ある.

【0133】図45は、フィールド・フレーム変換され たSDフォーマットの映像信号を16点稿間処理すると きの補間係数Ciの値を示す。

【り134】次に、循脳回路22の動作について説明す る。始めに、HDフォーマットの映像信号が、バッファ 20にバッファリングされている場合における4点補間 処理について説明する。

【り135】との場合、図21に示したように、HDフ ォーマットの映像信号は、フィールド画像単位で、か つ。上下左右に隣接する4 画案がそれぞれ分かれてバッ ファ20のユニットU0、U1、L0、L1に格納され ているので、例えば、図46(A)に示す EVENフィール 下の「×」ffで示す循間点に対応する映像信号を補間す るとき、循間点の上下左右の4回案の映像信号を1クロ ック周期で同時に読み出すことができる。

【0136】ユニットU0、U1、L0、L1から1ク ロック週期で同時に読み出された映像信号(以下、それ ぞれを信号ひり、ひし、しり、ししと記述する)のう。

給され、信号U1,L1は垂直方向比例分配回路122 に供給される。

22

【0137】垂直方向比例分配回路121は、補間点の **垂直方向の位置情報でに応じて信号U()。L()を比例分** 配し、得られた垂直方向の補間値TAを水平方向比例分 配回路123に出力する。垂直方向比例分配回路122 は、補間点の垂直方向の位置情報上に応じて信号Ul. L 1 を比例分配し、得られた垂直方向の結間値TBを水 平方向比例分配回路123に出力する。

水平方向の位置情報・「に応じて、垂直方向の補間値下 A、TBを比例分配し、「×」印で示す結間点に対応す る補間値を得る。

【0139】なお、図46 (B) に示すのDフィールド の映像信号に対する動作も同様であるので、その説明は 省略する。

【0140】次に、フィールド・フレーム変換されたS Dフォーマットの映像信号が、バッファ20に格納され ている場合における16点補間処理について説明する 20 が、その前に、格納されているSDフォーマットの映像 信号について、480·×720のSDフォーマットの 映像信号を一例に図47を参照して説明する。

【D141】SDフォーマットの映像信号は、バッファ 20に入力される前、スキャンコンバータ15のコンバ ータ67によって、EVENフィールドの画像(図47 (A)に〇で示される画素から成る)と、ODDフィール ドの画像(図47(A)に口で示される画彙から成る) が合成されて、図47(A)に示すような480×72 ①のプレーム画像に変換されており、さらに、上下に隣 16点結婚処理の場合、i=0, 1, 2, \cdots , 7で 30 接するOで示される画案と \Box で示される画案から、その 2画素の間に位置する画素(図47(B)に△で示され る画素)が縞間されて960×720のフレーム画像に 変換されている。

> 【0142】960×720のフレーム画像に変換され たSDフォーマットの映像信号は、図48に示すよう に、すなわち、HDフォーマットのフィールド画像がパ ッファ20に铬钠される状態(図21)と同様に、上下 左右に隣接する4回案のそれぞれがバッファ20のユニ ットU0、U1、L0、L1に分かれて格納される。

【0143】捕閬回路22の16点補間処理の動作の概 念について説明する。例えば、図49の「×」印で示す **福間点に対応する映像信号を補間する場合、箱間点**

「×」の上段の隣接した8画案と、上段の隣接した8画 案から成る16画案(同図に示した水平方向に長い長方 形で囲まれた16回産)の映像信号が読み出されて比例 分配が行われる。

【0144】具体的には、図50に示すように、上股の 8 画素の映像信号と、それらにそれぞれに対応する下段 の8 画素の映像信号が垂直方向比例分配回路 121, 1 ち、信号UO、LOは垂直方向比例分配回路121に供 50 22によってそれぞれ比例分配され、垂直方向の補間値

Tり乃至T7が算出される。垂直方向の浦間値Tり乃至 丁7は、水平方向比例分配回路123によって、図5 1 に示すように、補間値TO乃至T7に補間係数CO乃至 C了がそれぞれ乗算され、その総和S(Ti*Ci)が 稿間係数C!の総和ΣCiで除算されて、稿間点「×」 の補間値が算出される。ただし、いまの場合、 i = (). 1、2、・・・、7である。

【り145】次に、動作周波数54MHzで実行される値 間回路22の16点縞間処理の動作タイミングについ うに、パッファ20のユニットU0、U1、L0、L1 は同時読み出しが可能であるので、16点結間処理にお いては、1クロック層期毎に4面素ずつ順次読み出され る。

【り146】すなわち、図52(A)に示すように、バ ッファ20のユニットUり、U1、L0、L1に分かれ て格例されている補間に用いる 1 6 画素の映像信号を a ①乃至a 15と記述することにすれば、第0香目のタイ ミング(cycle0)において、同図(B)に示す映像信号 a ①、al, a8、a9が読み出され、第2香目のタイミ 25 力する。 ング(cyclet)において、同図(C)に示す映像信号a 2、a3, a10, a11が読み出され、第3番目のタ イミング(cycleZ)において、同図(D)に示す映像信号 a4、a5, a12, a13が読み出され、第4番目の タイミング(cycle3)において、同図(E)に示す映像信 号a6, a7. a.l.4, a l.5が読み出される。

【り147】第0香目のタイミング(cycle0)において読 み出された映像信号a()、a 8 は、垂直方向比例分配回 路121に入力され、映像信号al、a9は、垂直方向 比例分配回路122に入力される。第1番目のタイミン 30 のタイミングで、乗算値Ta()*C()、Ta2*C2, グ(cycle1)において読み出された映像信号a 2. a 1 () は、垂直方向比例分配回路121に入力され、映像信号 a3、a11は、季直方向比例分配回路122に入力さ れる。第2香目のタイミング(cyclez)において読み出さ れた映像信号 a 4 , a 1 2 は、 垂直方向比例分配回路 1 21に入力され、映像信号 a 5 . a 1 3 は、垂直方向比 例分配回路122に入力される。さらに、第3番目のタ イミング(cycle3)において読み出された映像信号a6, al4は、垂直方向比例分配回路121に入力され、映 像信号87,815は、垂直方向比例分配回路122に 40 入力される。

【0148】図53(A)、(B)は、それぞれ垂直方 向比例分配回路121、122の動作タイミングを示し ている。垂直方向比例分配回路121は、パッファ20 のユニットU0、L0からの入力タイミングに4クロッ ク周期だけ遅延したタイミングで、順次、垂直方向の箱 間値TAを水平方向比例分配回路123に出力する。

【0149】具体的には、第5番目のタイミング(cycle 5)において、映像信号ai)、a 8 を比例分配した補間値

て、映像信号a2, a10を比例分配した箱間値Ta2 を出方し、第7番目のタイミング(cycle7)において、映 俊信号a4, a12を比例分配した補間値Ta4を出力 し、さらに、第8番目のタイミング(cycle8)において、 映像信号 a 6、 a 1 4 を比例分配した補間値 T a 6 を出 力する。

24

【0150】同様に、霊直方向比例分配回路122は、 バッファ20のユニットU1、L1からの入力タイミン グに4クロック周期だけ遅延したタイミングで、順次、 て、図52万至図54を参照して説明する。上述したよ 10 全直方向の補間値丁Bを水平方向比例分配回路123に 出力する。

> 【0151】具体的には、第5番目のタイミング(cycle 5)において、映像信号 a 1、 a 9 を比例分配した補間値 Tale出力し、第6番目のタイミング(cvcle5)におい て、映像信号a3、a11を比例分配した結間値Ta3 を出力し、第7番目のタイミング(cycle7)において、映 傑信号85. al3を比例分配した補間値Ta5を出力 し、さらに、第8番目のタイミング(cycle8)において、 映像信号a7、a15を比例分配した補間値Ta7を出

> 【0152】図54は、水平方向比例分配回路123の 動作タイミングを示している。垂直方向比例分配回路1 23は、4クロック園期毎に満聞値又を出力する。

【0153】具体的には、無算器161は、第5乃至8 香目のタイミングで順次入力された垂直方向の補間値工 a)、Ta2、Ta4, Ta8に、それぞれੰ間係数C ①、C2、C4、C6を乗算してレジスタ(Ri)) 16 3に出力する。レジスタ(RO)163は、入力タイミ ングから3クロック周期だけ遅延した第8乃至11番目 Ta4*C4、Ta6*C6を加算器165に順次出力 する.

【0154】同様に、乗算器162は、第5乃至8香目 のタイミングで順次入力された垂直方向の箱間値Ta 1. Ta3, Ta5, Ta7に、それぞれ結関係数C 1、C3、C5、C7を無算してレジスタ(R1)16 4に出力する。レジスタ (R1) 164は、入力タイミ ングから3クロック周期だけ遅延した第8万至11香目 のタイミングで、乗算値Tal*Cl、Ta3*C3. Ta5*C5、Ta7*C7を加算器165に順次出力 する.

【0155】加算器165は、第8乃至11香目のタイ ミングで乗算器161、162のそれぞれから順次入力 された乗算値Ta()*C()と乗算値Ta()*C() 乗算 値Ta2*C2と乗算値Ta3*C3、乗算値Ta4* C4と乗算値Ta5*C5、乗算値Ta6*C6と乗算 値Ta7*C7を、それぞれ加算して、レジスタ(R 2) 166に出力する。レジスタ (R2) 166は、入 カタイミングから1クロック周期だけ遅延した第9万至 Ta()を出力し、第6番目のタイミング(cycle5)におい。50 12番目のタイミングで、加算値Ta()*C()+Ta()

*C1, Ta2*C2+Ta3*C3. Ta4*C4+ Ta5*C5、Ta6*C6+Ta7*C7を、加算器 167に順次出力する。

【0156】加算器167は、第9万至12香目のタイ ミングで加算器185から順次入力された加算値と、レ ジスタ(R3)168から入力される1クロック周期前 の加算器167の出力を加算してレジスタ(R3)16 8および除算器169に出力する。なお、レジスタ(R 3) 168は、4クロック周期毎に入力されるRST R信 ミングにおいて、加算器167は、第9万至12番目の タイミングで加算器165から順次入力された加賀館の **気計値を出力することになる。**

【0157】除算器169は、加算器167からの景算 値を補間係数の総和XCiで除算してレジスタ(R4) 170に出力する。レジスタ (R4) 170は、4クロ ック周期毎(いまの場合、第13番目のタイミング)に 入力されるEN信号に同期して、乗算器169からの除 算値、すなわち補間点「×」の補間値Xを出力する。

【1)158】以上説明したように、本実施の形態におい 25 ては、貝Dフォーマットの映像信号とSDフォーマット の映像信号を同一の回路。すなわち、補間回路22によ って補間することができる。なお、HDフォーマットの 映像信号に対しては4点補間処理を実行し、SDフォー マットの映像信号に対しては、4点補間処理ではなく、 16点補間処理を実行するようにしたので、従来型SD 専用機器と同等品質の領間値を得ることができる。

【 () 159】なお、本発明は、映像信号を処理するあら ゆる機器に適用することが可能である。

【0160】ところで、上述した一連の処理は、ハード 30 図である。 ウェアにより実行させるとともできるが、ソフトウェア により実行させることもできる。一追の処理をソフトウ ェアにより実行させる場合には、そのソフトウェアを機 成するプログラムが、専用のハードウェアに組み込まれ ているコンピュータ、または、各種のプログラムをイン ストールすることで、各種の機能を実行することが可能 な。例えば汎用のパーソナルコンピュータなどに、記録 媒体からインストールされる。

【り161】この記録媒体は、図1に示すように、コン ビュータとは別に、ユーザにプログラムを提供するため 40 に配布される。プログラムが記録されている磁気ディス ク6 (フロッピディスクを含む)、光ディスク? (CD-R ON(Compact Disc-Read OnlyNemory). DVD(Digntal Vers atile Disc)を含む)、光磁気ディスク8(MD (Mini D nsc)を含む)。もしくは半導体メモリ9などよりなるパ ッケージメディアにより構成されるだけでなく。コンピ ュータに予め組み込まれた状態でユーザに提供される。 プログラムが記録されているROMやハードディスクなど で構成される。

されるプログラムを記述するステップは、記載された順 序に従って時系列的に行われる処理はもちろん。必ずし も時系列的に処理されなくとも、並列的あるいは値別に、 実行される処理をも含むものである。

26

【り163】また、本明細書において、システムとは、 復数の装置により構成される装置全体を表すものであ る。

[0164]

【発明の効果】以上のように、本発明の画像処理放置も 号に同期して初期化される。よって、第13香目のタイ 10 よび方法、並びに記録媒体のプログラムによれば、分離 した退続する複数の色差信号を用いて所定の位置に対応 する色差信号を補間し、補間した色差信号を対応する超 度信号と同時に出力するようにしたので、メモリを効率 的に利用でき、かつ、色操作に関する処理を施すことが 可能となる。

【図面の簡単な説明】

【図1】本発明を適用した画像合成装置の機成例を示す ブロック図である。

【図2】DME3の構成例を示すプロック図である。

【図3】Hフィルタ14における色差信号U、Vを縞閣 する処理の概念を説明するための図である。

【図4】Hフィルタ14の色差信号U、Vを稿間する処 理に関わる部分の構成例を示すプロック図である。

【図5】図4の4点箱間回路40の構成例を示すプロッ ク図である。

【図6】スキャンコンバータ15の構成例を示すプロッ ク図である。

【図7】スキャンコンパータ15のフィールド単位で走 査方向を垂直に変換する処理の大まかな時間推移を示す

【図8】フィールド単位で記録した映像信号を垂直走査 の順序でパースト(burst)転送するSDRAM8 4 - 1、 6 4 -2と、バースト転送された映像信号をキャッシュする SRANG 5 との関係を模式的に示す図である。

【図9】SDRAM6 4の2種類のバンクに対する交互バー ストでの連続アクセスのタイミングの一例を示す図であ る。

【図 1 () 】 SDRAM6 4 への連続アクセス (書き込み) を 説明するための図である。

【図11】SDRAM6 4への連続アクセス (読み出し) を 説明するための図である。

【図12】SDRAM6 4 に対する。HDフォーマット(1 ①80:×1920)の映像信号の2パンク4ワードパー ーストにおけるアドレスの2次元割り当ての一例を示す 図である。

【図13】SDRAM6 4 に対する書き込みアドレスを生成 するカウンタ機構を説明するための図である。

【図14】SDRAM64からの連続読み出しの順序を示す 図である。

【①162】なお、本明細書において、記録媒体に記録 50 【図15】SDRAM64に対する読み出しアドレスを生成

The second secon

するカウンタ機構を説明するための図である。

【図16】SRAM65を構成するメモリをリングとして用 いる概念を示する図である。

【図17】SRAH65を構成する4個のメモリを4重のリ ングとして用いる概念を示する図である。

【図18】コンバータ67が色差信号U、Vの値を8ビ ットに創減して映像信号(Y/U/V/K)を36ビッ ト幅に変換する処理を説明するための図である。

【図19】バッファ20の構成例を示すプロック図であ る.

【図20】パッファ20のユニットU0の構成例を示す ブロック図である。

【図21】スキャンコンバータ15から入力されるHD フォーマットの映像信号のユニットUリ乃至L1に対す る割り付けを示す図である。

【図22】バッファ20に設定されるリードアドレスの 座標系を示す図である。

【図23】バッファ20のデータ領域にEVENフィールド の映像信号が書き込まれている状態を示す図である。

す図である。

【図25】4点補間処理に用いる4個の回案が存在しな い例を示す図である。

【図26】バッファ20の有効アクセス領域に設ける領 域外データバンドを示す図である。

【図27】バッファ20のデータ領域にEVENフィールド の映像信号が書き込まれ、その周囲に領域外データバン ドが設定されている状態を示す図である。

【図28】バッファ20に領域外データバンドが設定さ れたことによって4点箱間処理が可能となることを説明。 するための図である。

【図29】スクリーンアドレスとリードアドレスとの関 係を説明するための図である。

【図30】アドレスジェネレータ21によるスーパイン タポレーションを説明するための図である。

【図31】スーパインタポレーションの処理タイミング を説明するための図である。

【図32】アドレスジェネレータ21の構成例を示すブ ロック図である。

【図33】スーパインタボレーションブロック93の機 40 成例を示すプロック図である。

【図34】REG_V_START_XLレジスタ101-X乃至REG_ V_END_ZRレジスタ106-2に保持させる関数値x(9,9) 万至2(1919,539)を示す図である。

【図35】ミキサ係数プロック92に内蔵されているレ ジスタと、そこに保持されているミキサ係数との対応関 係を示す図である。

【図36】ミキサ111-X乃至111-2への関数値 の入力元および出力先を示す図である。

【図37】図36に対応する開数館x(H,V)を稿間するブ 50 21、122 垂直方向比例分配回路、 123 水平

ロックの状態を示す図である。

【図38】ミキサ111-X乃至111-2への関数値 の入力元ねよび出力先を示す図である。

28

【図39】図38に対応する関数値X(H,V)を補間するブ ロックの状態を示す図である。

の入力元ねよび出力先を示す図である。

【図41】図40に対応する関数値X(H,V)を稿間するブ ロックの状態を示す図である。

【図42】補間回路42の構成例を示すプロック図であ 10 る。

【図43】 金直方向比例分配回路121の構成例を示す ブロック図である。

【図44】水平方向比例分配回路123の機成例を示す

【図45】16点稿間処理に用いる補間係数CD乃至C 7の値を示す図である。

【図46】HDフォーマットの映像信号に対する4点領 間処理を説明するための図である。

・プレーム変換を説明するための図である。

【図48】スキャンコンパータ15から入力されるフィ ールド・フレーム変換されたSDフォーマットの映像信 号のユニットリリ乃至LIに対する割り付けを示す図で

箱間処理を説明するための図である。

【図50】16点稿間処理における垂直方向比例分配回 39 路121、122の動作を説明するための図である。

【図51】16点猜聞処理における水平方向比例分配回 路123の動作を説明するための図である。

【図52】16点結間処理における映像信号の読み出し タイミングを説明するための図である。

【図53】16点補間処理における垂直方向比例分配回 路121、122の動作タイミングを説明するための図 である。

【図54】16点補間処理における水平方向比例分配回 路123の動作タイミングを説明するための図である。 【符号の説明】

1 レバーアーム, 2 副御回路、 3 DME, 4 合成回路。 5 ドライブ、 6 磁気ディスク、 7 光ディスク、 8 光磁気ディスク。 9半導体メ モリ、 11 HDFF, 12万至14 日フィルタ, 15 スキャンコンバータ、 16 VDFF , 17万 至19 Vフィルタ。 20 パップァ、 21 アド

レスジェネレータ, 22 箱間回路、 6.4 SDRA M 65 SRAM 67 コンバータ, 73 SRA

N 93 スーパインタポレーションプロック, 1

【図40】ミキサ111-X乃至111-2への関数値


ブロック図である。

【図24】4点補間処理に用いる4個の画案の位置を示 29 【図47】スキャンコンバータ15のコンバータ67に よる。SDフォーマットの映像信号に対するフィールド


> ある. 【図49】SDフォーマットの映像信号に対する16点

方向比例分配回路


ビデオ入加・




29




四级合良族资



[218]






3

3

2

[四4]




144 1


114 o

CONV data


[26]




[图8]




[29]




【図10】




[図12]




[213]




[図15]




[2]4]





[216]




. [219]











Inout B MIX CoefficientKn Outp


	Input A	Input B	MIX CoefficienfKn	Output C
HIX (X)	LIEG_A_STARIT_XT	PYEG_V_END_XL	X (V) Da	FF_FLSTART_X
MIXCO	REG_Y_START_YL	REG_Y_EXD_YL	Y (V) Dn	FF_H_START_Y
MIX(T)	REG_V_START_TL	REG_V_END_TL	T (V) Dn	FF_JLSTART_T
#IX (2)	REG_Y_START_ZL	REG_V_END_ZL	2 (V) On	FF_H_START_Z



(B)

(人)のとつき エベールぞく






(G 'O)


(A)

(1.両(点) スプラマソー()

【図30】




[図31]




CLK クロック信号(1クロックは1ピクセルの処理時間に相当する)
WIX Super Interpolation(V)の処理開始Enable信号
WIX Super Interpolation(他の処理開始Enable信号
Read Address Generatorの処理プロセス

[M32]



アドレスジェネレータ 21

•



[234]

Address [4:0]	Register	Data[bit]	Remarks
00x0	REG_V_START_XL	24	左上点(X)
10x0 ·	I&EG_V_START_YL	24	を上京(7)
OxD2	REG_Y_START_TL	24	を上点(I)
9x03	REG_V_START_ZL	24	定上点(2)
0x04	REG_V_END_XL	24	左下点 ②)
0x05	REGLY_END_YL	24	医下点(7)
0x05	REG_V_END_TL	24	医下点(1)
0x07	REG_V_END_ZL	24	医下点(2)
90x0	REG V START XR	24	右上点(0)
0x09	REG_V_START_YR	24	右上点(Y)
0x0a	REG_V_START_TR	24	布上点(1)
0x0b	REG V START ZR	24	右上点(2)
0x9c	REG_V_OND_XR	24	右下流 ②
0x9d	REG_V_END_YR	24	右下点(Y)
0x0e	REG V END TR	24	有下点(1)
0x9f	REG V END 2R	24	有下点(2)


[図38]

	Input A	Input B	MIX CoefficientKn	Output C
MIX(X)	PEG_V_START_NR	LSEC_A_END_XIS	X (V) Dn	FT_H_END_X
MIX (V)	REG_Y_START_YR	REG_Y_BID_YR	Y (У) Ол	FF_H_END_Y
MIX(T)	REG_V_START_TR	REG_V_END_TR	T (V) Dn	FF_JLEND_T
MIX(Z)	REG_V_START_ZR	REG_V_BND_ZR	2 (V) On	FF_H_END_Z


[図35]

Address[11:0]	Register	Data[bit]	Remarks			
0x0000	Coefficient H KQ	24	Coefficient II table DO			
0x0001	Coefficient H K1	24	DI			
0x0102	Coefficient H K2	24	1 02			
	:		7			
: I	<u>:</u>					
	:		V .			
0x07fe	Coefficient H K2046	24				
Ox07FF	Coefficient 1 K2047	24	D2047			
0x800	Coefficient V KO	24	Opefficient V table DO			
0x801	Coefficient V K1	24	Di			
0x802	Coefficient V K2	24	D2			
	:					
		1				
1						
0xffe	Coefficient V K2046	24				
0xfff	Coefficient V K2047	24	D2047			

[図37]




[図39]



[四40]

	Input A	Imput B	MIX CoefficientKn	Output C
MIX CO	REG_H_START_X	REG_H_END_X	X (EU Da	X (H, V)
WIX (V)	REG_H_START_Y	REG_H_END_Y	Y 30 Dn	Y CH, V2
MIXCD	REQ_H_START_T	REG_ILEND_T	T (Hi Da	T (H, V)
MIX (2)	REG_H_START_Z	REG_H_ENG_Z	Z ĐĐ Do	Z (H. V)

[四41]



| (図44 |) | (図46 |) | (Z46 |

【図45】

r' 4bit value \Diamond Ċ \Diamond C4 Сs Σi-oci Çī Сs **C7** 2048 0 0x0G Û 0 0 0 0 2048 - 103 2646 0x1 -10 35 122 -41 13 2048 **-8** - 188 | 1998 0x2 -13 260 -85 27 -9 2048 **-25** 87 -255 1928 0x3 412 -13143 -11 2048 0x4-29 163 -302 1834 575 -177 58 2048 -14 -32 0x5 114 -331 1718 745 -222 74 -13 2048 -32 110 ēx0 -344 1582 920 -26399 -222048 -342 1431 Ox7 -31117 -200 -25 1096 101 2048 111 -326 1267 1267 0x8 -326 -28 2048 191 0x0 -25-289 1996 1431 -342 117 -31 2048 -263 -22 1582 -344 AxO 80 920 -32118 2048 -222 745 Ox B 74 -331 -18 1718 -32 114 2048 -14 58 - 177 575 0xC 1834 -302 103 -29 204B -25 0x0-11 43 -131412 1928 -255 87 2048 OXE 27 250 1969 **--8 −**₹\$ -183 1ĉ -10 2048 13 -41 122 2040 -103

[図52]



(B) Cycle 0

(A)

2 ×


(C) Cycle 1

6760 300


(D) Cycle 2

X


(E) Cyole 3





[四47]




[図53]









[図54]

3ctect		3	£	5	0	7	8	e le jre	10	Ħ	12	13	14	15	
et ine i	atern	<u></u>		140	172		17.0	74.4		***					
(\$.0) (0)				(B)	C7	i id	41:	T (C)	8	118	TOF				
THE T		-	1	-	730	TX.	100	Tit.	常			ins	1		
(1)			<u> </u>		U	137	व	1.8	TD	14	स	W		9	
1 × 1			1			Hell	IJe?	1 K	14	Цÿ	1	14			
2.		_	 -	·		133	13	쎮	18	끊	法	H	윉	185	
N			1	<u> </u>			3	å	古	A	3	Æ	2	I	
間			1	냺	141		101	141		1113	151				
	_	.]	1	<u>u</u>	9	17.	T.	THE STATE OF	X	13	THE STATE OF				
(1)				1	CI	ांग	TAS	na:	101	LIC	156	183			
#11	_	 	+	 	 ""-	13	163	126	127	16	8		Thr		
2		ட				1	द	1.3	T	C	-3	135	187		
1			1				الإا	147	43	14	10	T.	30	14:	1
139	_		⊢	 		_	-27	4	A	Ė		Ø.	<u> </u>	EL.	1
95									1.5	150	No.	35	Tible 45	55	
2			1					120					THE T		157
		<u> </u>				Ĺ.,		lei Si	ME	140	15	910	167	N C	خرا
. A	KEP		FST		407	K	F.SE		HJ?		RAT		U 17		RA.
									134	51	岩岩		24	a p	133
3			į	0				0	`.	NE.		0	•	5.5	133
			<u> </u>								25,0		:		-7
									35		芸を	1	36	IN P	20
186	Î	ļ			i i				•	4.3	i S	$\mathbf{\Omega}$			H
# 15 13	1									•	5 A.			•	25
		<u> </u>										រភ្វៈព			L`
4	MOP ER		MOP ER . KCP E		ER	KOUP			81		MP				
4		עני				7	0			ž.	ę			χo	

フロントページの続き

Fターム(参考) 5C923 AA01 CA01 CA08 DA04 EA03 EA06 EA10 5C957 AA06 BA01 BA11 BB03 DA03 DC01 EA02 EA06 EA07 EH01

DC01 EA02 EA06 EA07 EH01
EH03 EH10 EL01 GB09 GC01
GC08 GF05 GC04 GG06 GG07
GJ01 GJ03

5CG56 AAO3 CAO5 DC01 DD01 GA02 GAO5 HAO1 KC08 KC09 KC11 KEO3 KEO9